डेल्टा मॉडुलन में, प्रतिसरण अधिभार विरूपण को किस प्रकार कम किया जा सकता है?

This question was previously asked in
BSPHCL JE Electrical 2019 Official Paper: Batch 2 (Held on 30 Jan 2019)
View all BSPHCL JE EE Papers >
  1. चरण आकार को घटा कर
  2. चरण आकार को स्थिर रख कर
  3. चरण आकार को शून्य रख कर
  4. चरण आकार को बढ़ा कर

Answer (Detailed Solution Below)

Option 4 : चरण आकार को बढ़ा कर
Free
BSPHCL JE Power System Mock Test
20 Qs. 20 Marks 18 Mins

Detailed Solution

Download Solution PDF

डेल्टा मॉडुलन

डेल्टा मॉडुलन मुख्य रूप से ध्वनि सूचना के प्रसारण में उपयोग की जाने वाली प्रक्रिया है।
 
यह एक ऐसी तकनीक है जहां एनालॉग-से-डिजिटल और डिजिटल-से-एनालॉग सिग्नल रूपांतरण देखा जाता है।
 
इस तकनीक में, निरंतर सिग्नल नमूने के बीच का अंतर n-बिट डेटा प्रवाह में कूटबद्ध किया गया है। DM में, प्रसारित होने वाले डेटा को 1-बिट डेटा प्रवाह में छोटा कर दिया जाता है।
 
लेकिन डेल्टा मॉडुलन में एक नुकसान यह है कि जब डेल्टा का मान छोटा होता है तो ढाल अधिभार विरूपण देखा जाता है, जो एक प्रकार का रव है।

ढाल अधिभार तब होती है जब:

जहाँ, δ = चरण आकार

Ts = प्रतिचयन समय

m(t) = सन्देश सिग्नल

प्रतिसरण अधिभार विरूपण को चरण आकार (δ) को बढ़ाकर कम किया जा सकता है।

Latest BSPHCL JE EE Updates

Last updated on Jun 10, 2025

-> The BSPHCL JE EE 2025 Exam will be conducted on June 20, 22, 24 to 30.

-> BSPHCL JE EE  Notification has been released for 40 vacancies. However, the vacancies are increased to 113.

-> The selection process includes a CBT and document verification

Candidates who want a successful selection must refer to the BSPHCL JE EE Previous Year Papers to increase their chances of selection.

More Delta Modulation (DM) Questions

More Pulse Modulation Questions

Hot Links: teen patti royal teen patti master plus teen patti master new version teen patti real cash game